


第五章习题

5-1 图题 5-1 所示为由或非门组成的基本 R-S 锁存器。试分析该电路，即写出它的状态转换表、状态转换方程、状态图、驱动转换表和驱动方程，并画出它的逻辑符号，说明 S、R 是高有效还是低有效。




图题 5-1 或非门组成的基本 R-S 锁存器

解：状态转换表：


S	R	Q^n	Q^{n+1}
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	不允许
1	1	1	不允许

状态转换方程：



$$Q^{n+1} = S + \bar{R}Q^n$$

状态转换图：



状态转换驱动表


Q^n	Q^{n+1}	S	R
0	0	0	x
0	1	1	0
1	0	0	1
1	1	x	0

状态转换驱动方程：

$$S = Q^{n+1}$$

$$R = \overline{Q^{n+1}}$$

逻辑符号：




输入高有效

5-2 试写出主从式 R-S 触发器的状态转换表、状态转换方程、状态图、驱动转换表和驱动方程，注意约束条件。

解：与 R-S 锁存器类似，但翻转时刻不同。

5-3 试画出图 5.3.1 所示 D 型锁存器的时序图。

解：G=0 时保持，G=1 时 Q=D。



图题 5-3 D 型锁存器的时序图

5-4 试用各种描述方法描述 D 锁存器：状态转换表、状态转换方程、时序图、状态转换驱动表、驱动方程和状态转换图。

5-5 锁存器与触发器有何异同？

5-6 试描述主从式 RS 触发器，即画出其功能转换表，写出状态方程，画出状态表，画出逻辑符号。

5-7 试描述 JK、D、T 和 T' 触发器的功能，即画出它们的逻辑符号、状态转换表、状态转换图，时序图，状态转换驱动表，写出它们的状态方程。

5-8 试分析图 5.7.1(a) 所示电路中虚线内电路 Q' 与输入之间的关系。

5-9 试分析图 5.7.1(b) 所示电路的功能，并画出其功能表。

5-10 试用状态方程法完成下列触发器功能转换：

$JK \rightarrow D$, $D \rightarrow T$, $T \rightarrow D$, $JK \rightarrow T$, $JK \rightarrow T'$, $D \rightarrow T'$ 。

解：JK→D: $Q^{n+1} = J\bar{Q} + KQ$, D: $Q^{n+1} = D = D\bar{Q} + DQ$ 。

令两个状态方程相等： $D = D\bar{Q} + DQ = J\bar{Q} + KQ$ 。

对比 $\bar{Q}$ 、Q 的系数有：J=D, K= $\bar{D}$

逻辑图略。


5-11 试用驱动表法完成下列触发器功能转换：

$JK \rightarrow D$, $D \rightarrow T$, $T \rightarrow D$, $JK \rightarrow T$, $JK \rightarrow T'$, $D \rightarrow T'$ 。

解：略。

5-12 用一个 T 触发器和一个 2-1 多路选择器构成一个 JK 触发器。

解：T= $J\bar{Q} + KQ$





也可用 $\bar{Q}$ 作为选择输入。

5-13 试用一个 D 触发器、一个 2-1 多路选择器和一个反相器构成一个 JK 触发器。


解：D= $J\bar{Q} + KQ$ ，用 Q 或 $\bar{Q}$ 做选择输入即可。参见 5-12。

5-14 设图题 5-14 中各触发器的初始状态均为 0，试画出在 CP 信号作用下各触发器 Q 端的输出波形。



此题应该先写出触发器的状态方程, 再根据状态方程画波形.

5-15 画出图题 5-15 所示电路在给定输入波形作用下的输出端 Y 的波形. 设触发器的初始状态均为 0.




解: 先写出 Q' 和 Y 的状态方程: 第一个触发器结成了 T' 触发器, $Q'^{n+1} = \overline{Q'}$; 第二个触发器的 $K=1$, 所以 $Y^{n+1} = Q' \overline{Y}$, 再根据状态方程画波形即可. 注意 1. 两个触发器的

时钟;2.第一个触发器的清 0 信号;3.画时序图时,将 Q' 作为辅助变量画出。

第三章 思考题与习题解答

3-1 判断图题 3-1 所示电路中三极管的工作状态?



图题 3-1

解: (a) 放大工作状态 (b) 饱和工作状态 (c) 截止工作状态

3-2 怎样判断与“非门”能带动同类型门的个数?


解: 将 TTL “与非” 门的输出端能驱动同类 “与非” 门的最大数目称为**扇出系数**, 用 N_0 表示。由于门电路的驱动能力在输出高电平和低电平时是不同的, 可近似计算如下:

$$N_{OL} \approx \frac{I_{OL(\max)}}{I_{IL}} = \frac{16}{1.1} = 14.5$$

$$N_{OH} = \frac{I_{OH(\max)}}{I_{IH}} = \frac{0.4 \times 10^{-3}}{40 \times 10^{-6}} = 10$$

故一般的 74 系列 TTL “与非” 门的扇出系数 $N_0 \approx 10$ 。

3-3 “与非” 门三个输入端的波形如图题 3-3 所示, 画出其输出端的波形。



图题 3-3

3-4 试分别指出 TTL “与非” 门的下列接法会造成什么后果，并说明原因：

- (1) 输出端接地；
- (2) 输出端接+5V 电源；
- (3) 两个普通 “与非” 门的输出端短接。

解：(1) 无论输出高、低电平，输出始终为低电平。则无法实现 “与非” 逻辑功能。

(2) 无论输出高、低电平，输出始终为高电平。则无法实现 “与非” 逻辑功能。

(3) 一般的 TTL “与非” 门是不允许将输出端直接连接在一起的。因为，TTL “与非” 门的输出电阻很小，不论在 “与非” 门导通还是截止状态，其输出电阻都在几欧姆到几十欧姆之间，若将它们的输出端直接相连，则当一个 “与非” 门输出高电平而另一个 “与非” 门输出低电平时，从电源 U_{CC} 到地之间则会形成一条低阻通路，将有一个很大的电流从截止 “与非” 门的 T_4 管流到导通 “与非” 门的 T_5 管，这个电流不仅会使导通 “与非” 门的输出低电平抬高，甚至会因功耗过大而把两个 “与非” 门都损坏。

3-5 有两个相同型号的 TTL “与非” 门，对它们进行测试的结果如下：

- (1) 甲的开门电平为 1.4V，乙的开门电平为 1.5V；
- (2) 甲的关门电平为 1.0V，乙的关门电平为 0.9V。

试问在输入相同高电平时，哪个抗干扰能力强？在输入相同的低电平时，哪个抗干扰能力强？

解：高电平噪声容限：

$$U_{NH} = U_{OH(\min)} - U_{ON} \quad \text{甲的开门电平小，所以甲在输入高电平时的}$$

抗干扰能力强；

低电平噪声容限：

$$U_{NL} = U_{OFF} - U_{OL(\max)} \quad \text{甲的关门电平大，所以甲在输入低电平时的}$$


抗干扰能力强。

3-6 试说明下列各种门电路中哪些可以将输出端并联使用（输入端的状态不一定相同）。

- (1) 具有推拉式输出级的 TTL 电路；
- (2) TTL 电路的 OC 门；
- (3) TTL 电路的 TS 门；
- (4) 普通的 CMOS 门；
- (5) 漏极开路输出的 CMOS 门；
- (6) CMOS 电路的 TS 门。

解：(2) TTL 电路的 OC 门；(5) 漏极开路输出的 CMOS 门；可以将输出端并联使用，并实现“线与”逻辑功能。

3-7 计算图题 3-7 电路中上拉电阻 R_L 的阻值范围。其中 G_1 、 G_2 、 G_3 是 74LS 系列 OC 门，输出管截止时的漏电流 $I_{CEO} \leq 100\mu A$ ，输出低电平 $U_{OL} \leq 0.4V$ 时允许的最大负载电流 $I_{LM} = 8mA$ 。 G_4 、 G_5 、 G_6 为 74LS 系列“与非”门，



图题 3-7

该门的输入电流为 $I_{IL} \leq -0.4mA$ 、 $I_{IH} \leq 20\mu A$ 。要求 OC 门的输出高、低电平应满足 $U_{OH} \geq 3.2V$ 、 $U_{OL} \leq 0.4V$ 。

解：

$$R_{L(max)} = \frac{U_{CC} - U_{OH(min)}}{nI_{CEO} + mI_{IH}} = \frac{5 - 3.2}{3 \times 100 \times 10^{-6} + 9 \times 20 \times 10^{-6}}$$

$$= 3.75k\Omega$$

$$R_{L(min)} = \frac{U_{CC} - U_{OL(max)}}{I_{OL(max)} - m'I_{IL}} = \frac{5 - 0.4}{8 - 3 \times 0.4} = 0.676k\Omega$$


$$\therefore 3.75k\Omega > R_L > 0.676k\Omega$$

3-8 计算图题 3-8 电路中的反相器 G_M 能驱动多少个相同类型的反相器？要求 G_M 输出的高、低电平符合 $U_{OH} \geq 3.2V$ ， $U_{OL} \leq 0.25V$ 。所有的反相器均为 74LS 系列 TTL 电路，输入电流 $I_{IL} \leq -0.4mA$ ， $I_{IH} \leq 20\mu A$ ， $U_{OL} \leq 0.25V$ 时输出电流的最大值 $I_{OL(max)} = 8mA$ ， $U_{OH} \geq 3.2V$ 时输出电流的最大值为 $I_{OH(max)} = -0.4mA$ 。（ G_M 的输出电阻可忽略不计）

解：

$$N_{OL} \approx \frac{I_{OL(max)}}{I_{IL}} = \frac{8}{0.4} = 20$$

$$N_{OH} = \frac{I_{OH(max)}}{I_{IH}} = \frac{0.4 \times 10^{-3}}{20 \times 10^{-6}} = 20$$




3-9 OC 门是具有什么逻辑功能的门电路？它有什么特点和用途？

解：OC 门是集电极开路的“与非”门，是把“与非”门电路的推拉式输出级改为三极管集电极开路输出。所以具有“与非”门的逻辑功能。

OC 门只有在外接上拉电阻 R_L 和电源 U'_{CC} 时才能正常工作，而电源 U'_{CC} 的电压既可与门电路本身的电压 U_{CC} 相同，也可以不同。

OC 门的最大特点是允许将输出端直接连在一起，以实现“线与”功能。

3-10 图题 3-10 中均为 CD4000 系列 CMOS 门电路，试指出各门电路的输出是高电平还是低电平？



图题 3-10


解： Y_1 为高电平； Y_2 为低电平； Y_3 为低电平。

[注：只有 TTL 门电路当输入端通过一个大电阻（10KΩ）接地时，才会出现反电平现象。]

3-11 用三态门实现“线与”（即总线结构）时，为什么要求在任何时间只能有一个门工作？


解：三态门的输出结构与普通门电路一样，例如 TTL 三态“与非”门，仍然是推拉式输出结构，若在一时刻，两个门同时工作，其输出电平又不一样，从电源 U_{CC} 到地之间则会形成一条低阻通路，将有一个很大的电流从截止的 TTL 三态“与非”门的 T_4 管流到导通 TTL 三态“与非”门的 T_5 管，这个电流不仅会使导通 TTL 三态“与非”门的输出低电平抬高，甚至会因功耗过大而把两个 TTL 三态“与非”门都损坏。

3-12 图题 3-12 中给出 TTL 系列门电路的三种逻辑图，试改正图中错误，使之满足输出函数表达式。




图题 3-12

解:



3-13 在图题 3-13 中是 TTL 门电路驱动 CMOS 门电路的实例。已知 TTL“与非”门在 $U_{OL} \leq 0.3V$ 时的最大输出电流为 $8mA$ ，输出端的 T_s 管截止时有 $50\mu A$ 的漏电流。CMOS“或非”门的输入电流很小，可忽略。现要求加到 CMOS“或非”门输入端的电压满足 $U_{IH} \geq 4V, U_{IL} \leq 0.3V$ ，该电路的电源电压为 $U_{CC} = 5V$ 。试求上拉电阻的取值范围。



图题 3-13

$$\text{解: } R_{L(\max)} = \frac{U_{CC} - U_{OH(\min)}}{nI_{CEO} + mI_{IH}} = \frac{5 - 4}{1 \times 50 \times 10^{-6}} = 20k\Omega$$

$$R_{L(\min)} = \frac{U_{CC} - U_{OL(\max)}}{I_{OL(\max)} - m'I_{IL}} = \frac{5 - 0.3}{8} = 0.588k\Omega$$

$$\therefore 20k\Omega > R_L > 0.588k\Omega$$

3-14 TTL “与非”门输出端若接 CMOS “与非”门负载时，需注意什么问题？反之，CMOS “与非”门输出端若接 TTL “与非”门负载时，又需注意什么问题？

解：由 TTL “与非”门输出驱动 CMOS “与非”门负载时，需注意 TTL “与非”门与 CMOS “与非”门之间的电平配合问题。因为一般情况下，CMOS “与非”门的电源较高，这时：1、接上拉电阻；2、选用专用的 CMOS 电平移动器。

由 CMOS “与非”门输出驱动 TTL “与非”门负载时，需注意 CMOS 门的驱动能力不能适应 TTL 门的要求，即常有 $I_{OL(\max)} < I_{IL}$ 的问题。这种情况下，1、并联同一封装内的 CMOS 门，以增大 $I_{OL(\max)}$ ；2、选用 CMOS 驱动器；3、在 CMOS 门的输出接一个开关晶体管。

第六章习题

6-1 略。

6-2 此时相当于触发器在前级 Q 的上沿翻转，所以是减法计数器。

6-3 异步可逆计数器。UP/DOWN=0 时，加法计数；UP/DOWN=1 时，减法计数

6-4 该电路为异步置位法任意模计数器，置位状态为 4 (M-1)，所以该计数器的模 M=5 计数器；时序图略。有效状态循环：0、1、2、3、7、0；4、6 为过渡状态，其次态为 7；5 的次态为 6。由于由状态 011 (M-2) 到 100 (M-1) 时， Q_1 、 Q_0 由 1 变 0，所以这两个 Q 端上会出现毛刺。

6-5 用 4 位 T' 触发器；因用复位法，故用状态 1010 清 0 ($\overline{R} = \overline{Q_3 Q_1}$)。有效状态循环为 0~9；10、11、14、15 均为过渡状态，其次态均为 0；12 的次态是 13，13 的次态是 14；毛刺出现在 Q_1 上。

6-6 用 4 位 T' 触发器；因用置位法，故用状态 1001 置位 ($\overline{S} = \overline{Q_3 Q_1 Q_0}$)。有效状态循环为 0~8，15；9、13 为过渡状态，其次态均为 15；10→11→12→13→15，14→15；无毛刺。

6-7 用 4 位 T' 触发器；因用置位法，故用状态 1101 置位 ($\overline{S} = \overline{Q_3 Q_2 Q_1 Q_0}$)。有效状态循环为 0~12，15；13 为过渡状态，其次态为 15；14→15；毛刺出现在 Q_0 上。

6-8~6-11 略。

6-12 电路由 T 触发器组成； $CP_1=CP$ ， $T_0=1$ ， $T_1=\overline{Q_0}$ ， $T_2=\overline{Q_1}\overline{Q_0}$ ，所以它是同步二进制减法计数器。时序图略。

6-13 该题未要求是同步还是异步计数器，可以两种都做，也可以只做一种。

异步：先将 JK 转换为 T'，即令 $J=K=1$ ；

同步：先将 JK 转换为 T，即令 $J=K=T$ ；


$M=8$ ，需要 3 个触发器；

异步可逆、同步可逆，参见图 6.39；


6-14 异步计数器电路简单，速度慢；同步计数器则相反。

6-15 可能产生毛刺，也可能不产生。如果产生毛刺，则它（们）出现在由 M-2 到 M-1 时由 1 变 0 的 Q_A 、 Q_D 端上和/或由 M-2 到 M-1 时由 0 变 1 的 Q_B 、 Q_C 端上。

6-16 先分别将 '290 接为 8421 和 5421 计数器，再分别用 $M=7(Q_DQ_CQ_BQ_A=0111)_{8421}$ 和 $(Q_AQ_DQ_CQ_B=1010)_{5421}$ 复位即可，应特别注意高低位的顺序。波形图和状态图略。




8421 模 7 计数器




5421 模 7 计数器

6-17 先分别将 '290 接为 8421 和 5421 计数器，再分别用 $M-1=6(Q_DQ_CQ_BQ_A=0110)_{8421}$ 和 $(Q_AQ_DQ_CQ_B=1001)_{5421}$ 置位即可，应特别注意高低位的顺序。波形图和状态图略。




8421 模 7 计数器



5421 模 7 计数器

6-18 不可以。如果这样，置 9 信号永远有效，电路一直在状态 9 上。


6-19 图 T6-19 有错，先将图改为下图。




左边片复位法， $M_1=6$ ；右边片置位法， $M_2=6$ ； $M=M_1M_2=36$ 。

6-20


1. 先 8421 级联；用复位法： $(72)_{10}=(01110010)_{8421}$ 时复位即可。



2. 先 5421 级联；用复位法： $(72)_{10}=(10100010)_2$ 时复位即可。



3. $(72)_{10} = (8 \times 9)_{10} = (1000 \times 1001)_{8421}$, 先分别用复位法作 8421 接法 $M_1=8$ 和 $M_2=9$ 两个计数器, 然后将它们级联即可。



用 74LS290 实现 $M=8 \times 9=72$ 计数器

- 6-21 74LS161: $\overline{LD}=1$, 无效; $P=T=1$, 有效; 因是异步清 0, $M=14$ 时清 0, 即令 $CLR=\overline{Q_D Q_C Q_B}$; 有毛刺;

74LS163: $\overline{LD}=1$, 无效; $P=T=1$, 有效; 因是同步清 0, $M-1=13$ 时清 0, 即令 $CLR=\overline{Q_D Q_B Q_A}$; 无毛刺;

画 Q_D 、 Q_C 、 Q_B 、 Q_A 和 RCO 对应 CP 的同步波形时应画至少一个计数周期, 并特别注意毛刺。


波形图略。

- 6-22 可以。预置 0 即可实现同步置 0。


- 6-23 由于 74LS161/163 均为同步预置, 故用二者实现时电路完全一样: 令 $CLR=1$, 无效; $P=T=1$, 有效; $LD=\overline{RCO}$; 预置数为 9 的补码, 即 $16-9=7$ 即可。波形图略。

- 6-24 应从 RCO 引出, 此时不管分频比为多少, 分频关系都是正确的。

- 6-25 画出状态顺序表或状态图即可。




对于图 (a), 只要注意 $Q_B=0$ 时预置, 并且 $DCBA=Q_D 110$ 即可。



由状态图知，这是模 6 计数器。


对于图 (b)，只要注意 $Q_C=0$ 时预置，并且 $DCBA=Q_D100$ 即可。



由状态图知，这是模 10 计数器。

该电路设计巧妙， Q_D 均为占空比为 50% 的方波。

6-26 该图漏了一条线，见下图。为什么？



不能将图中的 74LS163 换成 74LS161，因为 74LS163 是同步清 0，而 74LS161 是异步清 0，若更换芯片会改变计数器的模。

6-27 ①先将两片 74LS161 级联成 8 位计数器；令 P、T 有效；令 $\overline{CLR}$ 无效； $LD=RCO$ ； $(\overline{D_7} \sim \overline{D_0}) = (256-210)_{10} = (46)_{10} = (00101110)_2$ 即可。

②先将两片 74LS161 级联成 8 位计数器；令 P、T 有效；令 LD 无效；由于 '161 是异步清 0，故用 $(210)_{10} = (11010010)_2$ 清 0，即令 $CLR=Q_7Q_6Q_4Q_1$ 即可。

③ $210 = 14 \times 15$ ，参见图 6.28。

④ $210 = 14 \times 15$ ，参见 6-26 图（注意漏了一条线，见答案。

6-28 略。

6-29 解： $S_m = Q_3 \oplus Q_2$ ，状态顺序为 $Q_3Q_2Q_1Q_0$ ， $0000 \rightarrow 0000$ ； $0001 \rightarrow 0010 \rightarrow 0100 \rightarrow 1001 \rightarrow 0011 \rightarrow 0110 \rightarrow 1101 \rightarrow 1010 \rightarrow 0101 \rightarrow 1011 \rightarrow 0111 \rightarrow 1111 \rightarrow 1110 \rightarrow 1100 \rightarrow 1000 \rightarrow 0001$ 。同学们需画出状态表和状态图。

这是 m 序列发生器，输出序列为 0001001101011110001

6-30 能。令 $\overline{\text{CLR}}=1$ 无效； $\overline{\text{LD}}=0$ ，有效；

左移：A=Q_B，B=Q_C，C=Q_D，D=S_{in}；

右移：B=Q_A，C=Q_B，D=Q_C，A=S_{in}。

6-31，6-32 有兴趣的同学可做，不要求。

第九章习题

9-1 答：所有 D_i 均为 1 时电流最大，为 $I_{VREFMAX}=V_{REF} (1/2^3+1/2^2+1/2^1+1/2^0) /R = (1+2+4+8)V_{REF}/2^3R=15V_{REF}/8R=1.875V_{REF}/R=1.875\text{mA}$ ； $P_{VREFMAX}=V_{REF} I_{VREFMAX}=5*1.875=9.375\text{mW}$ 。

9-2 解： $\Delta V=V_{REF}/16=0.3125\text{V}$ ； $V_{omax}=15 \Delta V=4.6875\text{V}$ ；

当 D₃ D₂ D₁ D₀=1001 时， $V_o=9 \Delta V=2.8125\text{V}$ 。

9-3 答案： $V_o=V_{REF}/2^8 \sum D_i 2^i$ ， $i=0\sim 7$ 。

9-4 解：T 型： $I_{VREF}=V_{REF}/3R \sum D_i$ ；

$$P_{VREF}=V_{REF}^2/3R \sum D_i$$

$$P_{VREFMAX}=n*V_{REF}^2/3R$$

$$P_{VREFMIN}=0$$

P_{VREF} 与位数、输入数据有关。

倒 T 型： $I_{VREF}=V_{REF}/R$ ， $P_{VREF}=V_{REF}^2/R$ ，与输入数据 D 无关。

9-5 解：由 $2^n \geq V_{omax}/\Delta V=5\text{V}/1\text{mV}=5000$ ，得 $n=13$ ；

由 $V_{omax}=(2^n-1)V_{REF}/2^n$ ，得 $V_{REF}=2^{13}V_{omax}/(2^{13}-1) \approx V_{omax}=5\text{V}$ ；

如果取 $n=13$ ， $V_{REF}=5\text{V}$ ，则： $\Delta V=V_{REF}/2^{13}=5/8192=0.00061\text{mV}$ ，

$V_{omax}=(2^{13}-1)V_{REF}/2^{13}=8191*5/8192=4.99938\text{V}$ ，满足设计要求。

9-6 解：该图中电阻网络作为反馈电阻，故增益表达式为： $A_v=-2^n/\sum (2^i \times D_i)$

① 当 D₉-D₀=1000000000 时， $A_v=-2^{10}/2^9=-2$ ；

② 当增益为 5 时，令 $A_v=-2^n/\sum (2^i \times D_i)=-2^{13}/X$ ，

得 $X=-2^{13}/-5=1638.4$ ，取 $X=(1638)_{10}=(0011001100110)_2$

实际增益为 $A_v=-2^{13}/1638=5.001$

9-7 解：1. 74LS194 构成 m 序列发生器，其输出状态 Q₃Q₂Q₁Q₀ 的顺序为 0001，0010，0100，1001，0011，0110，1101，1010，0101，1011，0111，1111，1110，1100，1000；


2. AD7520 构成 4 位 DAC，其输出为

$$V_O=-V_{REF}/2^4 \sum D_i * 2^i = -5/16 \sum D_i * 2^i = -0.3125 \sum D_i * 2^i$$

3. 由于 Q₀ 接在 D₉ 上，所以 DAC 输入数据 D₉D₈D₇D₆ 的顺序为 Q₀Q₁Q₂Q₃ 的顺序：

1000，0100，0010，1001，1100，0110，1011，0101，1010，1101，1110，1111，0111，0011，0001；

4. 所以波形图为:



9-8 解: 此题与9-5类似: $n=13$, $V_{REF}=5V$; 实际分辨率为 $0.61mV$ 。

9-9 在图 9.16 中, 如果分压器中最下面一个电阻的阻值也为 R , 其它部分相同。试列出类似表 9.1 的输入-输出关系表, 并指出量化误差的大小。

解: 此时各分压值分别为 $1/8 V_{REF}$, $2/8 V_{REF}$, ..., $7/8 V_{REF}$; 列表如下:

输入电压 V_i	量化电平	比较器输出							编码器输出		
		C_7	C_6	C_5	C_4	C_3	C_2	C_1	D_2	D_1	D_0
$[0, V_{REF}/8)$	$1/16V_{REF}$	0	0	0	0	0	0	0	0	0	0
$[V_{REF}/8, 2V_{REF}/8)$	$3/16V_{REF}$	0	0	0	0	0	0	1	0	0	1
$[2V_{REF}/8, 3V_{REF}/8)$	$5/16V_{REF}$	0	0	0	0	0	1	1	0	1	0
$[3V_{REF}/8, 4V_{REF}/8)$	$7/16V_{REF}$	0	0	0	0	1	1	1	0	1	1
$[4V_{REF}/8, 5V_{REF}/8)$	$9/16V_{REF}$	0	0	0	1	1	1	1	1	0	0
$[5V_{REF}/8, 6V_{REF}/8)$	$11/16V_{REF}$	0	0	1	1	1	1	1	1	0	1
$[6V_{REF}/8, 7V_{REF}/8)$	$13/16V_{REF}$	0	1	1	1	1	1	1	1	1	0
$[7V_{REF}/8, V_{REF})$	$15/16V_{REF}$	1	1	1	1	1	1	1	1	1	1

如果按表中所列取量化电平, 则量化误差为 $1/16V_{REF}$ 。

9-10 解: 因为 $V_{REF}=5V$, 所以各分压值分别为 $1/3V$, $3/3V$, $5/3V$, $7/3$, $9/3V$, $11/3V$, $13/3V$; $V_i=2.36V$ 落在区间 $(7/3, 9/3)$, 输出编码值为 100, 对应的量化值为 $8/3V$, 此时的量化误差为 $|2.36-8/3|=0.3067V$ 。

9-11 解: 如果只做一次 ADC 转换, 10 位逐次逼近式 ADC 完成一次转换需要 12 个时钟周期; 如果连续进行 ADC 转换, 每次转换又需要 11 个时钟周期?

9-12 解: $f_{ADC} > (2 \sim 5)f_i$, 取 $f_{ADC}=3f_i=30KHz$; 连续 ADC 时, $f_{CP}=(n+1)f_{ADC}=11f_{ADC}$; 所以 $f_{CPMIN}=11f_{ADC}=11*30KHz=330KHz$ 。

9-13 解: 10 位双积分式 ADC 转换一次最多用时 $2^{n+1}t_{CP}$; 设取样频率取 $f_s=3f_i=3KHz$, 则该 ADC 的最低时钟频率为 $f_{CP}=2^{n+1}f_s=2^{10+1}*3KHz=6144KHz$ 。


第八章

7-14 a、根据题目, 为 11 序列检测。

设 S_0 : 初始状态, 电路未收到一个有效 1;

S_1 : 收到一个 1 后的状态;

S_2 : 连续收到两个 1 后的状态。



注: X 表示任意。


C、“101”检测器，不重叠。

S_0 : 初始状态;

S_1 : 输入序列为“1”;

S_2 : 输入序列为“10”;

S_3 : 输入序列为“101”;



8-3 图 8.38 所示的环形振荡器中, RC 的作用是: 增加门 G_2 的传输延长时间 t_{pd2} ;

有助于获得较低的振荡频率; 通过改变 R 和 C 的数值, 可以调节输出信号的频率。调节范围受门电路输出高电平和阈值的限制。

若设: 门为 TTL, $U_{OH} = 3V, U_T = 1.4V$

$$T \approx 2.2RC$$

R_s 的作用是, 防止反相器 G_3 的输入端钳位二极管的电流过大所串接的保护电阻。

8-4


8-5 ① 回差电压:

$$\Delta U_T = \frac{1}{3} U_{CC}$$

$$= \frac{1}{3} \times 15 = 5V$$

② 当 $U_{CC} = 12V, U_{CO} = 6V$ 时:

$$\Delta U_T = \frac{1}{2} U_{CO} = 3V$$



8-6 $\therefore f \approx \frac{1}{t_w} = \frac{1.43}{(2R_2 + R_1)C}$

$$t_{w1} \approx 0.7(R_1 + R_2)C$$

$$T \approx 0.7(R_1 + 2R_2)C$$

$$\text{占空比} = \frac{t_{w1}}{T} = \frac{R_1 + R_2}{R_1 + 2R_2}$$

上式说明, 图 1 所示电路输出脉冲的占空比始终大于 50%, 所以改为图 2, 这时由于接入二极管 D_1 和 D_2 , 充电电流仅流过 R_1 , 放电电流仅流过 R_2

$$t_{w1} = 0.7R_1C$$

$$t_{w2} = 0.7R_2C$$





图 1



$$\text{占空比: } q = \frac{R_1}{R_1 + R_2}$$

$$\frac{20}{100} = \frac{R_1}{R_1 + R_2}$$

$$R_2 = 4R_1$$

图 2

若取 $C = 10\mu F$ ，电路振荡周期为：

$$T = t_{w1} + t_{w2} = 0.7C(R_1 + R_2)$$

$$R_1 = 2.86\Omega, R_2 = 11.43\Omega$$

输出脉冲的幅度： $U_m = U_{OH} - U_{OL}$ $U_{CC} = 10V$ 左右。

8-8 (1) 电路的原理：

稳定状态

当触发正脉冲未到时， U_i 为“0”， U_{O1} 为“1”，即 $U_{O1} = U_C = U_{OH}$ ， G_2 门的两个输入端分别为“0”和“1”，故其输出 U_{O2} 为“1”态，即 $U_O = 0$ 。这就是**稳定状态**。


暂稳状态

当触发正脉冲到时， U_i 变为“1”，故 U_{O1} 变成“0”。因为电容 C 上的电压不能突变， U_C 仍为“1”。这时 G_2 门的两个输入端电压会同时高于门电路的阈值电压 U_T ，其输出 $U_{O2} = U_{OL}$ ， $U_O = U_{OH}$ ，电路开始进入暂稳态。

与此同时，电容 C 也将开始放电，其放电回路为：从 $C \Rightarrow R \Rightarrow G_1 \Rightarrow$ 地。随着电容 C 的放电，使得 U_C 随时间按指数规律逐渐下降，当降至 TTL 管的阈值电压 U_T 时， U_{O2} 又变成“1”，即 $U_O = U_{OL} = 0$ ，暂稳态结束。

● **恢复过程**

当输入正脉冲消失，即 U_i 由“1”变为“0”时， U_{O1} 立即由“0”变成“1”，这时



电容 C 又开始充电直到充满稳定，电路又恢复到原稳定状态，即 $U_{O2} = U_{OH}, U_O = U_{OL}$ 。

门 G_3 的作用是改善输出波形。

(2) 波形如图

输出脉冲的宽度：

$$t_w = (R + R_0)C \ln \frac{U_{OL} - U_{OH}}{U_{OL} - U_T}$$

$$\text{式中 } R_0 \approx 10\Omega, U_{OH} = 3.6V \\ U_{OL} = 0.3V$$

$$t_w \approx 0.56\mu s$$

$\therefore t_p = 5\mu s$ 该电路可正常工作。

8-10 (1) 电路的原理：

$\mathcal{E}$ 稳定状态

当触发信号 U_I 为高电平时， G_2 门的输入通过 R_2 接地， G_2 门输出 U_O 为“1”态，即高电平。 G_1 门的两个输入均为高电平， U_{O1} 为低电平， $U_{C2} \approx 0$ ，这就是**稳定状态**。


$\mathcal{E}$ 暂稳状态

当触发负脉冲到时， U_{O1} 变成“1”。因为电容 C 上的电压不能突变， $U_{I1} = U_{O1}$ ，使 G_2 门的输出 U_O 为低电平，该低电平反馈到 G_1 门的输入端，此时即使 U_I 的负触发脉冲消失， U_{O1} 仍维持高电平，电路开始进入暂稳态。

与此同时，电源由 G_1 门的导通管给电容 C_2 充电，随着电容 C_2 的充电， U_{I1} 随时间按指数规律逐渐下降，当降至 TTL 管的阈值电压 U_T 时， U_O 又变成“1”，暂稳态结束。

● 恢复过程

当输入负脉冲消失，这时电容 C_2 将通过 R_2 放电直到稳定，电路又恢复到原稳定状态，即 $U_O = U_{OH}$ 。



R_1 和 C_1 构成微分电路，防止输入触发脉冲太宽。

(2) 波形如图


8-12 $\because t_w = 1.1RC$

要求：1-10s

当取 $C = 10\mu F$ 时：

$\therefore R = 90k\Omega \sim 900k\Omega$

用可变电阻器可实现。



4-5 设计一个编码器，输入是表示 1 位十进制数的状态信号，输出为余 3 循环码，用“与非”门实现。

解：

编码器的真值表如右所示。由表可知：

$$D = 5 + 6 + 7 + 8 + 9 = \overline{5} \cdot \overline{6} \cdot \overline{7} \cdot \overline{8} \cdot \overline{9};$$

$$C = 1 + 2 + 3 + 4 + 5 + 6 + 7 + 8$$

$$= \overline{1} \cdot \overline{2} \cdot \overline{3} \cdot \overline{4} \cdot \overline{5} \cdot \overline{6} \cdot \overline{7} \cdot \overline{8};$$

$$B = 0 + 1 + 2 + 7 + 8 + 9 = \overline{0} \cdot \overline{1} \cdot \overline{2} \cdot \overline{7} \cdot \overline{8} \cdot \overline{9};$$

$$A = 2 + 3 + 6 + 7 = \overline{2} \cdot \overline{3} \cdot \overline{6} \cdot \overline{7}.$$

根据 D、C、B、和 A 的逻辑表达式，画出编码器的逻辑图如下：

真值表

输入	输出（余 3 循环码）
十进制数	D C B A
0	0 0 1 0
1	0 1 1 0
2	0 1 1 1
3	0 1 0 1
4	0 1 0 0
5	1 1 0 0
6	1 1 0 1
7	1 1 1 1
8	1 1 1 0
9	1 0 1 0

解：

Diagram of a 3-bit ripple-carry adder. The top row shows inputs Y_7 to Y_0 with upward arrows. The bottom row shows inputs E_1 , E_2 , E_3 , A_2 , A_1 , A_0 with upward arrows. E_2 has a T-shaped symbol below it. The carry chain is labeled 1 3 8. Inputs $+5$, D , S_2 , S_1 , S_0 are at the bottom with upward arrows.


解：

4-12 试用 2-4 线译码器（输出低有效）和 2 输入“与非”门实现 1 位数比较器。

解：

1 位数值比较器的输出函数逻辑表达式如下：


$$Y_1(A < B) = \overline{A}B = \overline{m}_1, \quad Y_2(A = B) = \overline{A}\overline{B} + AB = \overline{m}_0 \cdot \overline{m}_3, \quad Y_3(A > B) = A\overline{B} = \overline{m}_2.$$



4-13 试用 4 位加法器 74LS283 和门电路构成 8 位二进制数的求补电路。

解：

8 位二进制数的求补电路如下：




4-14 用 4 位加法器 74LS283 实现下述电路：

1. 8421BCD 码至余 3BCD 码的转换器；

解：

8421BCD 码加上“0011”即成为余 3BCD 码。

实现电路如右所示：



第七章 部分习题

7-7 解：解：(c)

(1) 输出是输入和 Q 的函数 $Z=F(X, Q)$ ，所以是米里型时序电路；

(2) 输出方程： $Z=X \oplus Q$ ；


驱动方程： $T=Z=X \oplus Q$ ；

次态方程（状态方程）： $Q^{n+1}=T \oplus Q=X \oplus Q \oplus Q=X$


(3)

X	Q	Q^{n+1}	Z
0	0	0	0
0	1	0	1
1	0	1	1
1	1	1	0

Q^{n+1}/Z	X	
	0	1
0	0/0	1/1
1	0/1	1/0



(5) 波形图:



当输入 $X=000101011$, 初态为 0 时

$Q=0000101011$

$Z=000111110$

如果使输入与时钟同步, 则输出无毛刺。

7-8 解: (a)

1. 米里型

2. 输出方程: $Z=XQ_1Q_0$;

驱动方程: $J_1=X, K_1=\bar{X}+\bar{Q}_0=\bar{X}\bar{Q}_0$


$J_0=XQ_1, K_0=\bar{X}$

次态方程 (状态方程): $Q_1^{n+1}=J_1\bar{Q}_1+\bar{K}_1Q_1=X\bar{Q}_1+XQ_0Q_1=X(\bar{Q}_1+Q_0)$

$Q_0^{n+1}=J_0\bar{Q}_0+\bar{K}_0Q_0=XQ_1\bar{Q}_0+XQ_0=X(Q_1+Q_0)$

3. $(Q_1Q_0)^{n+1}/Z$

$Q_1Q_0 \backslash X$	0	1
00	00/0	10/0
01	00/0	11/0
11	00/0	11/1
10	00/0	01/0



7-12 某同步时序电路的逻辑方程如下:


驱动方程: $T_1 = X \oplus Q_0^n, T_0 = X\bar{Q}_1^n$;

输出方程: $Z = X\bar{Q}_1^n$ 。

要求:

解:

1. 同步时序电路的逻辑图示于图, 这是米里型的状态机。




2. (a) 状态方程: $Q_1^{n+1} = T_1 \oplus Q_1 = X \oplus Q_0 \oplus Q_1$

$$Q_0^{n+1} = T_0 \oplus Q_0 = X \bar{Q}_1 \oplus Q_0 = X \bar{Q}_1 \bar{Q}_0 + \bar{X} Q_0 + Q_1 Q_0$$

(b) 状态转换表:

n	n+1	Z
X Q ₁ Q ₀	Q ₁ Q ₀	
0 0 0	0 0	0
0 0 1	1 1	0
0 1 0	1 0	0
0 1 1	0 1	0
1 0 0	1 1	1
1 0 1	0 0	1
1 1 0	0 0	0
1 1 1	1 1	0

(c) 状态转换图:




7-15 解:

(a) “11” 检测器, 不重叠。

S₀: 初始状态, 输出 0;

S₁: 输入一个 “1”, 输出 0;

S₂: 输入两个 “1”, 输出 1;




(b) “101” 检测器, 可重叠。

S₀: 初始状态;

S₁: 输入序列为 “1”;

S₂: 输入序列为 “10”;

S₃: 输入序列为 “101”;



(c) (d) 略

7-34 “011”序列检测器，可重叠。

解：1. 采用 D 触发器，用米里型同步状态机实现：


(a) 米里型状态图：

S_0 ：初始状态；

S_1 ：输入序列为“0”；

S_2 ：输入序列为“01”；

S_3 ：输入序列为“011”；




(b) 状态表（两种画法均可）：

X	S^n	S^{n+1}/Z
0	S_0	$S_1/0$
0	S_1	$S_1/0$
0	S_2	$S_1/0$
0	S_3	$S_1/0$
1	S_0	$S_0/0$
1	S_1	$S_2/0$
1	S_2	$S_3/1$
1	S_3	$S_0/0$

S^n	X=0	X=1
	S^{n+1}/Z	S^{n+1}/Z
S_0	$S_1/0$	$S_0/0$
S_1	$S_1/0$	$S_2/0$
S_2	$S_1/0$	$S_3/1$
S_3	$S_1/0$	$S_0/0$

(c) 状态化简：由观察法知， S_0 、 S_3 等价。简化状态图为：



(d) 状态化简后的状态表：

S^n	X=0	X=1
	S^{n+1}/Z	S^{n+1}/Z
S_0	$S_1/0$	$S_0/0$
S_1	$S_1/0$	$S_2/0$
S_2	$S_1/0$	$S_0/1$

(e) 状态分配：

根据状态分配原则 1，次状态对相同时，原状态对相邻： S_0 、 S_2 应安排相邻；

根据状态分配原则 2，一个状态在输入相邻时的次态相邻： S_0 、 S_1 ， S_1 、 S_2 应分别安排相邻；

根据状态分配原则 3，输入相同时输出也相同的状态相邻： S_0 、 S_2 ， S_1 、 S_2 应分别安排相邻。

据此，安排相邻关系如下：

Q_0			
S_0		S_1	S_2
Q_1			

状态分配后的状态表为：

$(Q_1Q_0)^n$	$X=0$	$X=1$
	$(Q_1Q_0)^{n+1}/Z$	$(Q_1Q_0)^{n+1}/Z$
00	11/0	00/0
01	x	x
11	11/0	10/0
10	11/0	00/1

(e) 画 K-圈：黑色为 Q_1 ，红色为 Q_0 ，绿色为 Z

从 K-图自启动特性：输入 0 时， $01 \rightarrow 11$ ；输入 1 时， $01 \rightarrow 10$ ，可自启动。


(f) 由 K-图写驱动方程和输出方程：

$$D_1 = Q_1^{n+1} = \bar{X} + Q_0 = X\bar{Q}_0$$

$$D_0 = Q_0^{n+1} = \bar{X}$$

$$Z = XQ_1\bar{Q}_0$$

(g) 画逻辑图



2. 采用 JK 触发器，用摩尔型同步状态机实现。


(a) 摩尔型状态图：

S_0 ：初始状态，输出 0；

S_1 ：输入序列为“0”，输出 0；

S_2 ：输入序列为“01”，输出 0；


S_3 ：输入序列为“011”，输出 1；



(b) 状态表:

S^n	$X=0$	$X=1$	Z
	S^{n+1}	S^{n+1}	
S_0	S_1	S_0	0
S_1	S_1	S_2	0
S_2	S_1	S_3	0
S_3	S_1	S_0	1

(c) 状态化简: 由隐含表法知, 该状态图不能再化简;



(e) 状态分配:

根据状态分配原则 1, 次状态对相同时, 原状态对相邻: S_0 、 S_3 应安排相邻;

根据状态分配原则 2, 一个状态在输入相邻时的次态相邻: S_0 、 S_1 , S_1 、 S_2 , S_1 、 S_3 应分别安排相邻;

根据状态分配原则 3, 输入相同时输出也相同的状态相邻: S_0 、 S_1 , S_0 、 S_2 , S_1 、 S_2 应分别安排相邻。

据此, 安排相邻关系如下:

Q_0			
S_0	S_1	S_2	S_3
Q_1			

状态分配后的状态表为:

$(Q_1 Q_0)^n$	$(Q_1 Q_0)^{n+1}$		Z
	$X=0$	$X=1$	
00	01	00	0
01	01	01	0
11	01	00	0
10	01	00	1

(e) 画 K-圈 (因用 JK 触发器, K-圈不过 $\bar{Q}$ 、 Q 的边线): 黑色为 Q_1 , 红色为 Q_0 , 绿色为 Z

本题无自启动问题.

(f) 由 K-图写次态方程和输出方程, 并由此得驱动方程:

$$Q_1^{n+1} = XQ_0\bar{Q}_1 + XQ_0Q_1$$


$$J_1 = XQ_0, \quad K_1 = \bar{X}\bar{Q}_0$$

$$Q_0^{n+1} = \bar{X}\bar{Q}_0 + \bar{X}Q_0 + \bar{Q}_1Q_0$$

$$J_0 = X, \quad K_0 = XQ_1$$

$$Z = Q_1\bar{Q}_0$$

(g) 画逻辑图



该例说明:一般情况下,完成同一功能,使用摩尔型状态机比使用米里型状态机的状态数要多。

7-48 解: (a) 驱动方程: $D_2 = Q_1Q_0$, $D_1 = Q_0$, $D_0 = \bar{Q}_2$


输出方程: $C = Q_2$

状态方程: $Q_2^{n+1} = D_2 = Q_1Q_0$, $Q_1^{n+1} = D_1 = Q_0$, $Q_0^{n+1} = D_0 = \bar{Q}_2$

(b) 状态转换表:


(c) 状态转换图:

Nr.	$(Q_2Q_1Q_0)^n$	$(Q_2Q_1Q_0)^{n+1}$	Z
0	0 0 0	0 0 1	0
1	0 0 1	0 1 1	0
2	0 1 0	0 0 1	0
3	0 1 1	1 1 1	0
4	1 0 0	0 0 0	1
5	1 0 1	0 1 0	1
6	1 1 0	0 0 0	1
7	1 1 1	1 1 0	1




(d) 能自启动的模 5 计数器.

(e) 波形图, 画有效循环一周期即可:




7-52 解：图中：Cr 无效； $S_1S_0=01$ ，‘194 作右移操作； $S_R=\overline{Q_D+Q_C}$ 。由此可直接得电路的状态图（根据移存器特点）：



由状态图知，这是模 7 计数器。如果看成是分频器，则其输出为近似方波：高电平比低电平短一个时钟周期。

若用“与非”门代替图中的“或非”门，则 $S_R=\overline{Q_DQ_C}$ ，其状态图变为：



由状态图知，这是模 7 计数器。如果看成是分频器，则其输出为近似方波：低电平比高电平短一个时钟周期。


7-56 用上升沿翻转 D 触发器实现 101001 序列发生器。

解：（1）移存型

A. 序列长 $L=6$ ，需 3 位触发器。

B. 状态顺序表（令 Q_0 为输出序列， Q_1 ， Q_2 依次比 Q_0 晚一个、两个时钟周期，即得此态序表）：

Nr.	$Q_2Q_1Q_0$
0	0 1 1
1	1 1 0
2	1 0 1
3	0 1 0
4	1 0 0
5	0 0 1



表中无重复状态；

C. 直接由态序表填 Q_0 的次态 K 图，注意状态表中下一行是上一行的次态即可。


D. 画 K 圈：图中红色为 Q_2 的 K 圈，绿色为 Q_1 的 K 圈，黑色为 Q_0 的 K 圈；

E. 自启动：由 K 图直接读出： $000 \rightarrow 001$ ， $111 \rightarrow 110$ ，可自启动。

F. 由 K 图写 Q_0 的状态方程，也就是触发器的驱动方程：

$$D_0 = Q_0^{n+1} = \overline{Q_2}\overline{Q_1} + Q_2\overline{Q_0}, \quad D_1 = Q_1^{n+1} = Q_0, \quad D_2 = Q_2^{n+1} = Q_1, \quad \text{这就是移存器的驱动.}$$

G. 逻辑图（画法不唯一）：



(2) 状态编码型

A. 序列长 $L=6$ ，需 3 位触发器。

B. 状态顺序表（令 Q_0 为输出序列， Q_1 ， Q_2 理论上可任意安排，原则是无重复状态；如果考虑相邻原则，则驱动会简单些）：

Nr.	$Q_2Q_1Q_0$
0	0 0 1
1	0 0 0
2	0 1 1
3	0 1 0
4	1 1 0
5	1 0 1

表中无重复状态;

C. 直接由态序表填 Q_0 的次态 K 图, 注意状态表中下一行是上一行的次态即可。

D. 画 K 圈: 图中红色为 Q_2 的 K 圈, 绿色为 Q_1 的 K 圈, 黑色为 Q_0 的 K 圈;

E. 自启动: 由 K 图直接读出: $100 \rightarrow 011$, $111 \rightarrow 001$, 可自启动。

F. 由 K 图写 Q_0 的状态方程, 也就是触发器的驱动方程:

$$D_0 = Q_0^{n+1} = Q_2 + \bar{Q}_1 \bar{Q}_0, \quad D_1 = Q_1^{n+1} = \bar{Q}_2 Q_1 + \bar{Q}_1 \bar{Q}_0, \quad D_2 = Q_2^{n+1} = Q_1 Q_0;$$

G. 逻辑图略。

7-59 解: $Z_1 = 001001001001001$, $Z_0 = 101100101100101$. Z_1 周期长为 3, Z_0 周期长为 6, 它们的最小公倍数为 6, 故作模 6 计数器即可。

1. 按状态编码计数型序列信号发生器设计;


(a) 状态顺序表 (令 $Q_1 = Z_1$, $Q_0 = Z_0$;

Q_2 的选择: 无重复状态即可;

相邻状态尽量安排逻辑相邻):

Nr.	$Q_2 Q_1 Q_0$
0	0 0 1
1	0 0 0
2	1 1 1
3	1 0 1
4	1 0 0
5	1 1 0

(b) 次态 K 图:



(c) 画 K-圈 (因用 JK 触发器, K-圈不过 Q 、 $\bar{Q}$ 的边线): 红色为 Q_2 , 绿色为 Q_1 , 黑色为 Q_0

(d) 自启动: 由 K 图直接读出: $010 \rightarrow 001$, $011 \rightarrow 001$, 可自启动。

(e) 由 K-图写次态方程和输出方程, 并由此得驱动方程:

$$Q_2^{n+1} = \bar{Q}_0 \bar{Q}_1 \bar{Q}_2 + (Q_0 + \bar{Q}_1) Q_2 \quad J_2 = \bar{Q}_1 \bar{Q}_0, \quad K_2 = Q_1 \bar{Q}_0$$

$$Q_1^{n+1} = \bar{Q}_0 \bar{Q}_1 \quad J_1 = \bar{Q}_0, \quad K_1 = 1$$

$$Q_0^{n+1} = (\bar{Q}_2 + Q_1) \bar{Q}_0 + Q_1 Q_0 \quad J_0 = \bar{Q}_2 + Q_1, \quad K_0 = \bar{Q}_1$$

(f) 逻辑图, 略。


2. 按状态解码计数型序列信号发生器设计。

(a) 设计模 6 计数器:

状态顺序表

Nr.	$Q_2 Q_1 Q_0$
0	0 0 0
1	0 0 1
2	0 1 0
3	0 1 1
4	1 0 0
5	1 0 1

(b) 次态 K 图:



(c) 画 K-圈(因用 JK 触发器, K-圈不过 Q 、 $\bar{Q}$ 的边线): 红色为 Q_2 , 绿色为 Q_1 , 黑色为 Q_0

(d) 自启动: 由 K 图直接读出: $110 \rightarrow 111$, $111 \rightarrow 000$, 可自启动。

(e) 由 K-图写次态方程和输出方程, 并由此得驱动方程:

$$Q_2^{n+1} = Q_0 Q_1 \bar{Q}_2 + \bar{Q}_0 Q_2 \quad J_2 = Q_1 Q_0, \quad K_2 = Q_0$$

$$Q_1^{n+1} = \bar{Q}_2 Q_0 \bar{Q}_1 + \bar{Q}_0 Q_1 \quad J_1 = \bar{Q}_2 Q_0, \quad K_1 = Q_0$$

$$Q_0^{n+1} = \bar{Q}_0 \quad J_0 = 1, \quad K_0 = 1$$

(f) 逻辑图, 略。

(g) 设计译码电路。由于本题对使用器件无要求, 可使用任意组合器件。无论使用那种方法, 均应先列下表, 该表是输出序列与计数器输出状态的关系表。有了此表, 可用任意组合电路实现译码。

$Q_2 Q_1 Q_0$	$Z_1 Z_0$
0 0 0	0 1
0 0 1	0 0
0 1 0	1 1
0 1 1	0 1
1 0 0	0 0
1 0 1	1 0